软件介绍

小雪小柔两大校花使用指南

第一步：导入文件

打开软件，点击"?增长 小雪小柔两大校花"按钮，从电脑当选择《小雪小柔两大校花》文件，或直接将其拖拽至软件界面中
。

第二步：配置解析

软件会自动鉴别并解析导入的文件，您可凭据界面提醒选择所需的保留蹊径或下载体式
。

第三步：起头下载

确认无误后，点击"起头下载/处置"按钮
。期待进度条读取结束，即可在设定的文件夹中查看下载好的正版文件
。

华为提出的“韬定律”到底是什么

？，小雪小柔两大校花

【文/观察者网 心智观察所】

5月25日，在上海进行的国际电路与系统钻研会（ISCAS 2026）这一汇聚全球顶尖半导体学者的学术盛会上，华为公司董事、半导体业务部总裁何庭波颁发题为《半导体新蹊径索求与实际》的宗旨演讲，正式颁布“韬（τ）定律”
。

这是中国第一次在全球半导体领域提出领导产业发展的新准则，是一整套关于芯片机能到底该怎么持续提升的全新理论框架
。

但在会商“韬定律”到底说了什么之前，有一个问题必须回覆：好好的，为什么必要一个“新”定律

？

这又要回到一个所有人都知路、但很少有人真正理解的困境：摩尔定律，真的不能了吗

？

“韬定律”转变了什么思路

？

其实，问题不在于摩尔定律自身“死了”，而在于它赖以运行的逻辑“几何缩微”到了物理极限
。

从前半个多世纪，芯片产业的规定很单一：把晶体管尺寸越做越幼，一致面积上堆更多器件，机能就能自动提升、功耗就能自动降落、成本就能自动摊薄
。这套逻辑在几十纳米节点上都还跑得通，但从几十纳米走到几纳米，每一步的物理难度和工程成本都在指数级膨胀
。

具体来说，当造程逼近2纳米、1纳米，一个原子就是一个“台阶”
。量子隧穿效应起头拆台，电子会在不该跑的处所“穿墙漏电”
。电流越来越难节造，功耗散热成了烫手山芋
。建厂成本则越来越高，一座3nm晶圆厂动辄200亿美元起步，全球玩得起的玩家从几十家缩到了三四家
。

一壁是微缩的边际收益急剧递减，一壁是AI、大模型、自动驾驶对算力呈指数级攀升的胃口
。这个剪刀差，就是华为“韬定律”试图回覆的底子问题
。

何庭波的答案是：别再死盯着“尺寸”，起头盯着“功夫”
。

这就是“韬定律”最主题的转变：以“功夫缩微”代替“几何缩微”
。

“韬定律”的四个层级优化

“功夫缩微”听起来有点抽象，但拆开来看并不复杂
。在半导体的世界里，芯片的机能和晶体管密度，最终是由一个接装功夫常数τ”（希腊字母τ，中文发音“韬”）的器材决定的
。它代表信号在芯片里从一个处所跑到另一个处所所必要的功夫
。信号跑得越快、蹊径越短、延长越低，单元功夫内能处置的数据就越多，芯片的晶体管密度和机能天然也越高
。

从前，业界提升机能的思路是“把晶体管做得更幼”，这样走线就能更密、信号不用跑太远
；乃悸吩蚴牵涸诓幌灾跤拙骞艹叽绲那疤嵯，通过系统性地压缩信号传布时延，来实现同样的成效
。

这个思路听起来有点像在高低班顶峰期，不去扩建路路（扩宽尺寸），而是设法子优化红绿灯、设置潮汐车路、加建高架和地下通路，把交通流理顺了，车速天然就提上来了
。

华为实现这个思路的主题技术，接装逻辑折叠”
。

传统芯片的电路布局是二维平面上的，信号在平面上左冲右突，好多功夫花在了走线上
。逻辑折叠的性质，是把电路布局从“一层楼”扩大成“多层楼”，把正本必要长距离横向走线的关键蹊径“折”起来，纵向叠放，从而大幅缩短信号传布的物理距离
。

而逻辑折叠只是华为多层级协同系统中的一个关键抓手
。从华为此前颁布的技术路线图来看，“韬定律”构建了一个贯通器件、电路、芯片到系统的四层级优化系统
。

在最底层的器件层面，华为从优化晶体管的电阻、寄生电容动手，从物理底层最大限度压缩功夫常数τ，打好地基
。

在电路层面，逻辑折叠技术突破传统平面布局的物理天堑，把电路从单层“折”成双层甚至多层
。

在芯片层面，华为引入“软件、架构、芯片”的全栈协同设计，基于现实工作负载去调配指令流和数据流，让芯片只算必须算的器材，削减无效开销，把端到端的执行功夫压到最低
。

在最顶层的系统层面，华为还界说了“灵衢总线”，重构推算系统互联和谈，实现“超节点统一内存编址和原生内存语义”，让数据在分歧推算单元之间来回互换时险些不再佑装堵车”的感触
。

这四个层级不是一个一个去优化的线性组合，而是像齿轮一样咬合在一路
。若是打个譬喻，传统的芯片优化蹊径，就像在一条越来越窄的窄路上拼命堆砌跑车
。而“韬定律”把整个路线图拉到了更宽的维度上：器件、电路、芯片、系统协同演进，信号跑得更快、算得更聪明
。

“韬定律”的高端芯片指标

“韬定律”能不能成立，最终看产品
。

何庭波在演讲中提供了一个关键数字：从前六年，华为基于这条蹊径已成功设计并量产了381款芯片，覆盖通讯、推算、终端、车载等各个领域
。这是华为“韬定律”理论可能站住脚的重要底气
。

真正让市场等待的，是今年秋天即将颁布的新一代麒麟手机芯片
。按何庭波的说法，这颗芯片将齐全选取逻辑折叠技术，基于全新的自由逻辑设计理想，由单层扩大至双层，实现晶体管密度和系统机能的大幅跃升
。

何庭波的原话是：“我们获得了一系列仅靠先进造程工艺难以获得的进取
。」剽可能意味着华为走通了一条分歧于台积电、三星、英特尔的独立路线
。

她还泄漏了一个更长远的指标：到2031年，基于“韬定律”的高端芯片，晶体管密度将达到1.4纳米造程的一致水平
。这意味着华为将通过系统级的功夫优化，实现与1.4nm工艺一致的集成密度和推算能力
。

这到底是不是一条走得通的路线

？何庭波的原话是：“k8凯发天生赢家解决规划走得通，走得远
。我们新芯片的机能齐全能够持续对标另表一条蹊径
。”

全球半导体产业的新技术海潮

若是“韬定律”能够被理解为从“空间”转向“功夫”的范式转移，那么全球半导体产业的另一条主线，就是从“平面”走向“立体”
。

有趣的是，这两条线在统一功夫点上交汇
。

以先进封装、Chiplet异构集成和混合键合为代表的技术海潮，在以前所未有的速度和规模重塑芯片的机能天堑
。它们与“韬定律”的主题思路异曲同工：不依赖晶体管自身的卫潜发缩，而是通过更聪明的集成和互连方式，推动系统级机能的持续跃升
。

先看先进封装
。若是说从前几十年，业界会商“几纳米”就是会商芯片的所有，那么从2024到2026年，会商话题的重心在急剧向先进封装倾斜
。凭据Yole Group的数据，2025年全球先进封装市场规模约531亿美元，预计到2030年有望达到794亿美元，年复合增长率约8.4%
。更令人吃惊的是2.5D/3D封装的增长速度：2023年至2029年间，其年复合增长率高达37%
。

为什么涨得这么快

？原因单一粗鲁：AI芯片需要爆了
。以台积电CoWoS为代表的先进封装，把GPU主题和高带宽内存（HBM）紧贴在一路，信号传输距离从毫米级压缩到微米级，是AI大模型时期算力爆炸的“隐形底座”
。数据显示，目前全球2.5D与3D先进封装产能仍供不应求，部门订单从下单到交货甚至超过一年，供给缺口高达约23%
。全球头部厂商在掀起扩产怒潮：台积电打算布驹爝座先进封装工厂，规划到2027年将年产能从130万片提升到200万片，增幅约53.85%
。

再看Chiplet（芯粒）
。这项技术背后的逻辑是把一颗超大芯片拆成多个幼芯粒，各自用最优造程做出来，再通过先进封装“粘”在一路，有点像“把一块大棋盘切成几块幼拼图再拼回去”
。Chiplet架构在AI芯片中已经大面积铺开，尤其对于国内芯片厂商来说，这项技术更具战术意思：它允许部门主题

？槭褂孟冉斐，而非关键的I/O、存储

？橛贸墒煸斐，有效添补了先进造程受限的短板，实现了“用有限资源换系统级机能”
。

若是说Chiplet是“搭积木”，那混合键合就是决定这些积木能不能搭得稳、搭得密的那把“胶水”
；旌霞系耐黄菩栽谟冢核肴槐匾噶贤箍，直接让铜和铜在原子层级接触，实现芯片间铜-铜和氧化物-氧化物的直接键合
。相比传统热压键合，混合键合带来的互连密度能提升一到两个数量级，寄生电容极低，信号延长和功耗都大幅降落
。

这项技术被业界视为“后摩尔时期将来十年的必选技术路线”
。从具体落地看，存储巨头们已经集体杀入
。SK海力士和三星都在为下一代HBM高带宽内存铺路，预计混合键合将从HBM4起头引入，16层HBM的堆叠结构在紧锣密鼓地验证中
；旌霞仙璞甘谐〉哪旮春显龀ぢ试ぜ聘叽69%，远超半导体行业的整体增速
。

还有一个更前沿的方向：硅光互连与光电共封装（CPO）
。

信号传输的贝笫瓶颈，在从芯片内部向芯片之间、甚至机柜之间的互连转移
。传统的铜互连在高频率下损耗大、距离有限，越来越撑不住大规模AI集群的带宽需要
。硅光互连的主题思路是用光包办电来传信号，速度更快、延长更低、功耗大幅降落
。

台积电在2026年5月的技术论坛上高调披露了其“三层蛋糕”AI平台架构：底层是运算层（Compute），中央是封装集成层（CoWoS/SoIC），最顶层是“将来最重要的”光子互连层（COUPE）
。COUPE技术通过3D异质集成方式，将电子芯片与光子芯片垂直堆叠，使得组件之间距离极近，大幅降低电耦合损耗
。据台积电泄漏，今年已启动全球首款选取COUPE技术的200Gbps微环调造器的量产，比特误码率低于一亿分之一
。相比传统铜线，COUPE可使系统能效提升4倍、延长降低10倍；若与封装平台深度整合，能效甚至可提升到10倍，延长降低20倍
。

国金证券在最新研报中明确指出：2026年是CPO的产业化元年
。台积电、英伟达、博通等产业链主题玩家已经跑步进场，标志取“光进铜退”在AI数据中心的大规模落地正式拉开帷幕
。

往持久看，华为“韬定律”与整个产业技术演进的方向是高度一致的
。不论接装功夫缩微”还是接装先进封装”，背后的性质都是一个底子性的共识判断：芯片机能的提升，不能再只依赖“把晶体管做幼”
。

真正的竞争在转移到一组新的维度上：互连密度、信号延长、系统协同、垂直堆叠、光互连
。这些维度的组合效应，远比单纯缩幼一个节点要复杂、也要辽阔得多
。用华为自己的话说，2026年到2035年，随着大量索求性技术的逐步产品化，晶体管的密度将持续提升，工作频率将持续增长，高机能芯片源源不休
。

何庭波在演讲的结尾，说了一句意味深长的话：“将来肯定属于盛开合作
。在半导体演进的蹊径上，没有一家企业能够单独实现所有答案
。在‘韬定律’的蹊径下，我们等待与全球科学家、工程师和产业同伴缜密合作，共同推动半导体与电子产业持续发展
。”

芯片产业链太长、太复杂，没有一个国度、一家公司能包揽全链条
。蕴含光刻机在内的半导体设备、封装基板的资料、EDA工具、CPO的尺度系统……每一环都必要全球合作
；岢觥拌憾伞，是在半导体行业寻找全新增长曲线的关键时刻，为世界提供一种兼容、盛开、可供选择的中国规划
。

本文系观察者网独家稿件，文章内容纯属作者幼我概想，不代表平台概想，未经授权，不得转载，不然将查究司法责任
。关注观察者网微信guanchacn，逐日阅读趣味文章
。