IT之家 5 月 25 日新闻，今日，在电气电子工程师学会（IEEE）进行的国际电路系统钻研会 ISCAS 2026 上，华为何庭波颁发题为“半导体新蹊径索求与实际”的宗旨演讲，颁发了领导半导体产业发展的新准则 —— 韬 (τ) 定律。

凭据官方介绍，韬 (τ) 定律提出以“功夫 (τ) 缩微”代替“几何缩微”作为半导体与电子系统演进的新领导准则 —— 通过逻辑折叠等创新技术，持续压缩信号传布时延，不休提升晶体管密度，从而实现半导体与电子系统的持续演进。

IT之家把稳到，华为还创新性地提出了“逻辑折叠 (LogicFolding)”等主题技术，构建了贯通器件、电路、芯片到系统层面的多层级协同优化系统。该系统以系统性降低功夫常数 τ 为指标，旨在驱动各层级机能、能效、晶体管密度的持续提升：

器件层面：通过优化晶体管和互连电阻及寄生电容，从物理底层最大限度缩微器件级功夫常数 τ
； 电路层面：通过逻辑折叠技术突破传统平面布局的物理天堑，显著缩短关键蹊径的走线长度并有效降低信号传布的电阻和电容负载，实现晶体管密度和电路机能大幅提升
； 芯片层面：通过“软件、架构、芯片”的全栈软硬芯协同设计，基于现实工作负载实现指令流和数据流的细粒度节造，提高系统级并行度和效能，大幅降低端到端执行功夫
； 系统层面：界说灵衢总线，重构推算系统互联和谈，实现超节点的统一内存编址和原生内存语义，大幅降低系统通讯时延。

值得一提的是，预计到 2031 年，基于韬 (τ) 定律的高端芯片晶体管密度将达到 1.4 纳米造程的一致水平。